据toms hardware消息，日本芯片制造商Rapidus Corporation正在日本北部建设一家芯片制造厂，该公司表示将使用机器人和人工智能创建一个完全自动化的生产线，用于生产用于高级AI应用的2纳米芯片。据《日经亚洲》报道，其2纳米芯片的原型设计将于明年开始，但大规模生产至少要到2027年才会开始。据说，自动化将加快生产时间，使该公司能够在与竞争对手相比只需三分之一的时间交付芯片。Ra

来源：华引芯近日， BOE（京东方）推出全球领先的110吋裸眼3D终端，并于SID 2024国际显示周惊艳亮相。产品采用了华引芯高色域NCSP系列Mini-LED背光源及算法加持，色域高达104%NTSC，对比度达1,000,000:1，同时具备16K超高清分辨率，超1米出屏深度，可为用户带来超强视觉冲击力，堪称裸眼3D显示领域的扛鼎之作。图源：BOE创新汇微信公众号高品质背光，助力至臻视觉呈现华

长电科技8月11日发布晚间公告称，公司于2024年3月4日召开的第八届董事会第五次临时会议，审议通过了《关于公司全资子公司长电科技管理有限公司收购晟碟半导体（上海）有限公司80%股权的议案》，同意长电科技管理有限公司以现金方式收购 SANDISKCHINA LIMITED持有的晟碟半导体（上海）有限公司80%的股权，交易对价约6.24亿美元（约合人民币44.73亿元）。近日，该收购案迎来新进展，晟

来源： Evelyn维科网光通讯近日，位于加利福尼亚州的硅光子初创公司Ayar Labs透露，其革命性的光学I/O技术即将面世：这一突破性成果可以取代芯片内部的铜线，在芯片内部进行更快的通信。它旨在彻底颠覆芯片内部的传统铜线连接方式，有望成为数据传输领域的一个重磅突破！经过十余载的潜心研发，该公司已成功将光学I/O技术融入芯片架构之中，旨在实现前所未有的高速通信能力。Ayar Labs的首席执行官

来源：Silicon Semiconductor推出 Ultra ECP ap-p 设备 - 可提供良好的均匀性，为下一代芯片封装提供性能和成本效率。ACM Research 推出了专为扇出面板级封装 (FOPLP) 设计的新型面板电化学电镀 (Ultra ECP ap-p) 设备。这款新设备采用水平电镀方法，可在整个面板上实现良好的均匀性和精度。ACM 总裁兼首席执行官 David Wang 博

自动缓解热问题成为异构设计中的首要任务。3D-IC 和异构芯片将需要对物理布局工具进行重大改变，其中芯片的放置和信号的布线会对整体系统性能和可靠性产生重大影响。EDA 供应商非常清楚这些问题，并正在致力于解决方案。3D-IC 面临的首要挑战是散热。逻辑通常会产生最多的热量，而将逻辑芯片堆叠在其他逻辑芯片之上需要一种方法来散热。在平面 SoC 中，这通常通过散热器或基板来处理。但在3D-IC中，需要

微流控芯片系统（Microfluidic Chip System）如图1所示，又称为芯片实验室（Labona Chip），是一种通过在微米尺度上操纵流体流动，继而进行各种生化分析的实验平台，该平台一般只有几平方厘米大小，可实现规模的集成化，达到多种分析同时进行的效果。微流控芯片技术一般是指利用微尺度下流体的流动性质对物质进行分离、检测并辅以某些主动或被动操作的技术。等离子处理技术是微流控芯片制作过

人工智能的飞速发展迫切需要高速非易失存储技术。当前主流非易失闪存的编程速度普遍在百微秒级，无法支撑应用需求。记者从复旦大学获悉，该校周鹏-刘春森团队在国际上首次实现了最大规模1Kb纳秒超快闪存阵列集成验证，并证明了其超快特性可延伸至亚10纳米。北京时间8月12日下午，相关成果以“二维超快闪存的规模集成工艺”为题发表于《自然·电子学》。周鹏-刘春森团队在前期研究中表明二维半导体结构能够将其速度提升1

从纳米到埃米，芯片制造商正在竭尽全力缩小电路的尺寸。但对于人们日益增长的算力需求，一项涉及更大尺寸（数百或数千纳米）的技术在未来五年内可能同样重要。这项技术称为直接混合键合（Hybrid Bonding），可在同一封装中将两个或多个芯片堆叠在一起，构建所谓的 3D 芯片。尽管由于摩尔定律逐渐崩溃，晶体管缩小的速度正在变慢，但芯片制造商仍然可以通过其他方式增加处理器和内存中的晶体管数量。今年 5 月

随着硅基商用晶体管尺寸的不断缩减，物理极限、功耗和成本等挑战日益凸显，为了满足集成电路对集成度和计算能力的需求，亟需引入新原理、新结构和新材料。半导体型阵列碳纳米管（A-CNT）因其高载流子迁移率、超薄结构和对称能带等优越特性，成为研究的热点。基于A-CNT制备的互补金属氧化物半导体场效应晶体管（CMOS FET）在电学性能上几乎呈现对称性（Science 368, 850, 2020; Natu