自动缓解热问题成为异构设计中的首要任务。3D-IC 和异构芯片将需要对物理布局工具进行重大改变，其中芯片的放置和信号的布线会对整体系统性能和可靠性产生重大影响。EDA 供应商非常清楚这些问题，并正在致力于解决方案。3D-IC 面临的首要挑战是散热。逻辑通常会产生最多的热量，而将逻辑芯片堆叠在其他逻辑芯片之上需要一种方法来散热。在平面 SoC 中，这通常通过散热器或基板来处理。但在3D-IC中，需要

微流控芯片系统（Microfluidic Chip System）如图1所示，又称为芯片实验室（Labona Chip），是一种通过在微米尺度上操纵流体流动，继而进行各种生化分析的实验平台，该平台一般只有几平方厘米大小，可实现规模的集成化，达到多种分析同时进行的效果。微流控芯片技术一般是指利用微尺度下流体的流动性质对物质进行分离、检测并辅以某些主动或被动操作的技术。等离子处理技术是微流控芯片制作过

人工智能的飞速发展迫切需要高速非易失存储技术。当前主流非易失闪存的编程速度普遍在百微秒级，无法支撑应用需求。记者从复旦大学获悉，该校周鹏-刘春森团队在国际上首次实现了最大规模1Kb纳秒超快闪存阵列集成验证，并证明了其超快特性可延伸至亚10纳米。北京时间8月12日下午，相关成果以“二维超快闪存的规模集成工艺”为题发表于《自然·电子学》。周鹏-刘春森团队在前期研究中表明二维半导体结构能够将其速度提升1

从纳米到埃米，芯片制造商正在竭尽全力缩小电路的尺寸。但对于人们日益增长的算力需求，一项涉及更大尺寸（数百或数千纳米）的技术在未来五年内可能同样重要。这项技术称为直接混合键合（Hybrid Bonding），可在同一封装中将两个或多个芯片堆叠在一起，构建所谓的 3D 芯片。尽管由于摩尔定律逐渐崩溃，晶体管缩小的速度正在变慢，但芯片制造商仍然可以通过其他方式增加处理器和内存中的晶体管数量。今年 5 月

随着硅基商用晶体管尺寸的不断缩减，物理极限、功耗和成本等挑战日益凸显，为了满足集成电路对集成度和计算能力的需求，亟需引入新原理、新结构和新材料。半导体型阵列碳纳米管（A-CNT）因其高载流子迁移率、超薄结构和对称能带等优越特性，成为研究的热点。基于A-CNT制备的互补金属氧化物半导体场效应晶体管（CMOS FET）在电学性能上几乎呈现对称性（Science 368, 850, 2020; Natu

来源：原子创意 研究背景近年来，随着硅场效应晶体管（FETs）在缩放方面接近其基本极限，新一代半导体通道材料的需求变得尤为迫切。二维材料（2D）如二硫化钼（MoS2），因其原子级薄厚度和高载流子迁移率，显示出在未来晶体管中的巨大潜力。然而，尽管2D材料具备优越的物理和电学特性，适用于它们的高质量介电材料仍然稀缺。这使得基于2D材料的FETs无法实现其理论预测的全部潜力。目前，应用于硅技术的非晶氧化

据“东莞发布”公众号消息，近日，松山湖佰维存储晶圆级封测项目正式动工开建，预计将于2025年全面投产。据悉，松山湖佰维存储晶圆级封测项目由深圳佰维存储科技股份公司子公司广东芯成汉奇半导体技术有限公司投资建设，项目用地已于今年5月30日成功摘牌。用地面积约102亩，总投资30.9亿元，专注于晶圆中段制造和测试，高带宽存储内存封测技术研发，提供12英寸晶圆凸块（bumping）、再布线加工(RDL)和

来源：蔡司显微镜黄承梁随着显微镜技术的发展，半导体用户对显微镜的需求已经不仅仅停留在微观结构的成像上，而是希望通过硬件和软件方案的相结合，提高失效分析（FA）的效率、准确率，并尽可能的减少人工操作带来的不确定性。为此，蔡司提供客制化的软件解决方案，利用AI技术，在分类（classification）、图像分割（segmentation）和图像处理（processing）三大应用方向上助力半导体失效

近日，南京浦口区2024年省市重大项目之一的南京伟测集成电路芯片晶圆级及成品测试基地项目顺利通过竣工验收备案。该项目的竣工验收标志着即将进入正式生产阶段。该项目主体为南京伟测半导体科技有限公司，于2021年1月成立，系伟测科技子公司。该项目总投资9亿元，总建筑面积约5.5万平方米，建设集成电路晶圆测试线和成品测试线。投产后企业产能将达到年测试80万片晶圆、20亿颗芯片。南京伟测半导体科技有限公司是

来源：铠侠,BiCS FLASH 3D闪存的特点- EE Times随着人工智能（AI）和数字化转型（DX）导致数据呈指数级增长，NAND闪存已成为一项越来越重要的技术。铠侠株式会社的第八代BiCS FLASH 3D闪存现已量产，它依赖于一种称为CMOS直接键合到阵列（CBA）的新技术。CBA由两个晶圆的高精度键合组成，以提高闪存密度和性能。1.由于数据呈指数级增长，闪存变得越来越重要近年来，由于